(相關(guān)資料圖)

在硅世界，三明治與披薩的爭(zhēng)論是真實(shí)存在的。在最近的一篇博客文章中，英特爾對(duì)其新的 PowerVia 技術(shù)做出了一些大膽的聲明，以及它在基于 Meteor Lake 的測(cè)試芯片中的表現(xiàn)，使時(shí)鐘速度提高了 5% 以上。據(jù)英特爾副總裁 Ben Sell 稱。技術(shù)開發(fā)，使 PowerVia 有望在明年與英特爾 20A工藝節(jié)點(diǎn)一起交付。 PowerVia 代表了一種制造處理器的新方法，有效地將晶體管夾在芯片中間，與外部世界的互連在正面，電源線在背面。這種所謂的背面供電是半導(dǎo)體制造的重大轉(zhuǎn)變，它同時(shí)簡(jiǎn)化、復(fù)雜化和緩解了晶體管和處理器不斷縮小的問題。PowerVia 將首先在即將推出的Arrow Lake一代英特爾處理器（大概是第 15 代酷睿）中進(jìn)行采樣，該處理器將于 2024 年采用英特爾 20A 生產(chǎn)工藝。但為了加快開發(fā)進(jìn)程，它與 20A 工藝節(jié)點(diǎn)本身的設(shè)計(jì)脫鉤。事實(shí)上，英特爾已經(jīng)在名為 Blue Sky Creek 的“弗蘭肯斯坦測(cè)試芯片”上展示了該技術(shù)的功能優(yōu)勢(shì)。實(shí)際上，它是基于Meteor Lake的芯片，使用新一代的 Efficient-core，基于 Intel 4 工藝構(gòu)建，但采用了 PowerVia 技術(shù)。僅通過增加背面供電，英特爾聲稱已成功將測(cè)試芯片的頻率提高了 5% 以上。如果我們以 Raptor Lake E-cores 的時(shí)鐘速度為起點(diǎn)，這將意味著從 4.3GHz 到 4.5GHz 的變化只是改變互連和電源線的位置。傳統(tǒng)上，芯片的構(gòu)建就像比薩餅（英特爾的說法，不是我的說法），底部是核心晶體管，其他所有東西都在上面，最后一層是電源和其他互連。然后將其翻轉(zhuǎn)過來，并卡在主板插槽中的一個(gè)包裝中，以保持與外界的連接。通過背面供電，因此在 Intel 的 PowerVia 中，它更像是一個(gè)三明治。晶體管在中間，互連層在上面，電源連接在晶體管后面。這是英特爾對(duì) PowerVia 所做的過度簡(jiǎn)化，但實(shí)際上這意味著有更多空間可以使用更大的連接，它們之間的距離更遠(yuǎn)。隨著晶體管不斷縮小，越來越多的晶體管被 塞進(jìn)芯片，比薩餅芯片頂部的大量電源和互連布線意味著干擾以及電源和信號(hào)在混亂中衰減。 將事物分離出來所固有的簡(jiǎn)化對(duì)電源和互連都有好處?！澳憧梢垣@得更好的電力傳輸和更好的信號(hào)布線，”Sell 說。英特爾并不是唯一這樣做的公司。隨著節(jié)點(diǎn)變得越來越小，背面供電是所有芯片制造商都在研究的問題。但英特爾聲稱，隨著 PowerVia 及其 20A 工藝中的 RibbonFET（或 gate all-around）技術(shù)上線，這將使背面供電方面的競(jìng)爭(zhēng)“落后大約兩年”。

關(guān)鍵詞：